量子アニーリングと半導体設計｜FPGAの配置配線最適化問題VPR

• 開催日時 2017-09-15 18:30 〜 20:30
• 会場 ラボカフェ本郷三丁目
  東京都文京区本郷4-1-3 明和本郷ビル7F
• 主催者 xx
• 参加者 22人 / 定員 35人

募集内容

• 参加枠1 無料 22人 / 定員 35人

イベントの説明

はじめに CPU/GPUなどの半導体産業は未だに盛り上がり、スマートフォンやIoT向けのデバイスの半導体設計から、記憶媒体もHDDからSSDメモリなどの半導体技術へと向かっています。そんな半導体設計の基本である配置配線問題は決められた条件の中でいかに効率的に半導体を設計できるかという組み合わせ最適化問題になります。 半導体の設計での配置配線問題は二次割り当て問題(QAP/Quadratic Assignment Problem)を使用して最後調整というプロセスの他に、経験則で得られたコスト関数などを使用しての最適化などがあります。 今回はVPR(Versatile Place and Route)の問題でFPGAの配置配線のコスト関数をイジングモデルに変換して実際に簡単なFPGA配置配線を量子アニーリングで解いてみようという勉強会です。 タイムテーブル 時間 内容 備考 18:30-18:45 量子コンピュータ概論 18:45-19:30 VPR組み合わせ最適化問題解説 19:30-20:00 質疑・議論 20:00-21:00 解散・懇親・立ち話 場所について 場所は丸の内もしくは本郷三丁目を予定しています。 （17.8.19追記） FPGAのメッカ、トロント大学のBetz先生の論文や資料をベースに配置配線を行いたいと思います。http://www.eecg.toronto.edu/~vaughn/papers/fpl97.pdf